RISC-V und RISC-V BitManip

RISC-V ist eine freie Instruction Set Architektur, die von zunehmend mehr Prozessor-Herstellern unterstützt wird. So hat zum Beispiel Western Digital angekündigt, in Zukunft über ein Milliarde RISC-V Prozessoren pro Jahr in Festplatten zu verbauen. Die RISC-V Foundation zählt unter anderen Google, nVidia, Micorchip, Qualcomm, Western Digital, IBM, NXP, Samsung, Huawei, Seagate, HP, Hitachi, Infineon, Sony, ST Microelectronics, TSMC, und Xilinx zu ihren fast 200 Firmenmitgliedern. RISC-V existiert in Varianten für 32-bit und 64-bit und eignet sich für ein breites Spektrum von Prozessoren, von kleinen Microcontrollern bis grossen linux-basierten Server-Systemen.

RISC-V ist ein modulares System bestehend aus einem “Integer Base Instructionset” und Erweiterungen. Zu den Erweiterungen zählen Floating Point Instructions, Vector Instructions, Packed SIMD Instructions, und auch “Bit Manipulation” Instructions im weitesten Sinne. Der Standard für die RISC-V Bit Manipulation Instructions steht kurz vor der Ratifizierung und ist der Schwerpunkt der zweiten Hälfte des Vortrages.